[논리회로]State machine을 이용한 Serial adder 설계
페이지 정보
작성일 22-10-10 17:05
본문
Download : [논리회로]State machine을 이용한 Serial adder 설계.zip
설명
순서
,경영경제,레포트
4bit씩 A, B 2가지의 Parallel Input을 Shift Registers로 받아서 LSB에서부터 Serial Out하여 Mealy Type의 FSM으로 Sum값을 구한 후 Shift Registers로 Serial Out해서 LSB부터 채워 넣고 최종적으로 4bit의 Parallel Output을 하는 Serial Adder를 Design.
설계과제課題 요약서
제 1 장 서론
제 2 장 호로그램의 구조 및 구성
제 3 장 결과 및 토의
설계과제課題명 : State machine을 이용한 Serial adder 설계
제 1 장 설계과제課題 개요
제 2 장 설계과제課題 目標(목표) 및 주요 내용
제 3 장 추진 일정 및 참여 인력
설계과제課題명
State machine을 이용한 Serial adder 설계
주요기술용어
(5~7개 단어)
Shift Register, Full Adder, Decoder, Multiplexer, Serial Adder
Mealy Machine, Parallel In, Output, FSM
1. 과제課題 目標(목표)
주어진 제한요소(경제성, 경고성, 확장성, 적시성)를 고려한 Serial Adder를 설계한다.[논리회로]SerialAdder
4bit씩 A, B 2가지의 Parallel Input을 Shift Registers로 받아서 LSB에서부터 Serial Out하여 Mealy Type의 FSM으로 Sum값을 구한 후 Shift Registers로 Serial Out해서 LSB부터 채워 넣고 최종적으로 4bit의 Parallel Output을 하는 Serial Adder를 Design.quartus로 실제 구현하여 quartus파일 첨부하였습니다. 기본적인 Shift Register와 Full Adder를 최소한의 Gate로 구성한다.[논리회로]SerialAdder , [논리회로]State machine을 이용한 Serial adder 설계경영경제레포트 ,
[논리회로]State machine을 이용한 Serial adder 설계
Download : [논리회로]State machine을 이용한 Serial adder 설계.zip( 82 )
quartus로 실제 구현하여 quartus파일 첨부하였습니다.
3. 수행 결과
기본적인 Shift Register에 And, Or Gate를 제거하고 Mux를 넣어서 간단하게 Shift Register를 구현하였고 Full Adder…(skip)
레포트/경영경제
다. 오류 및 입력에 따른 값이 정확히 나오는지 확인한다.
2. 수행 내용 및 방법
모두 다 문제를 이해하고 State Table을 작성하여 State Diagram으로 표현해보고 여기서 Input 과 Output Equations를 나타내어보고 이에 맞는 Flip-Flop과 Gate들을 추가하여 사용하고 최종적으로 최소한의 Gate들로 FSM과 전체적인 회로를 완성하게 되어 최적의 Serial Adder를 구현한다.
